抢占高速数据转换器市场先机

    由于传统的并行LVDS I/O已经不适合降低成本、提高系统可靠性、提高集成度、缩短上市时间以及降低设计复杂度等要求，JEDEC固态技术协会JC-16 (接口技术)委员会于去年4月公布了JESD204A串行接口标准。据称，这是2006年该组织公布JESD204标准后最重要的一次修订。新标准最大的不同在于，它改变了过去一个逻辑器件(ASIC或FPGA)只能通过一条数据线和数据转换器实现一条链路连接、单线同时承载时钟和数据的做法，转而变为一个逻辑器件可与多个同类数据转换器实现多点连接，每个连接有多路数据线。上述改变的好处是显而易见的。资料显示，由于JESD204规范只有3.125Gbps的数据线，使得单通道和双通道16位数据转换器的采样速率分别局限在(3.125Gbps/20) = 156.25MSPS和78.125MSPS。而JESD204A则允许一个单通道数据转换器通过多个数据线增加了数字I/O接口。举例来说，一个16位的单通道ADC通过四个数据线进行多路输出，所能支持的最大采样率就变成了((3.125 Gbps/20) * 4)=625MSPS。

     新标准还大大减少了IC封装I/O的Pin脚。“比如采用传统的并行LVDS I/O，一个14位双通道数据转换器需要(2*14)=28路连接线，相比之下，新型的JESD204A标准只需6路连接线，从而节省近80%的连接线路。” NXP多种半导体市场助理产品市场经理杨杰锋表示。杨杰锋称，在提高传输速度的同时，线路减少解决了传统并行方法的三个缺点：首先，这些数量众多的线路走线必须相同，在布局上造成了很大的困扰；其次，对于采用BGA封装的逻辑器件来说，布线也更加复杂，并且耗时；最后，灵活性极低，如果需要提高转换器的分辨率，PCB就要重新进行设计，复用性大打折扣。采用JESD204A后，上述问题有望得到改观。由于只有6条线路，不仅线路板的面积可以大幅缩小，且布线工作也非常轻松。杨杰锋称，由于走线减少，PCB板的层数也会因此而减少20%。更难能可贵的是，如果需要提高转换器的分辨率，只需要为FPGA提供新的配置文件即可。PCB板也无需进行任何改动。除此之外，EMI、可靠性、整体成本等各项性能也会得到大幅改善。

    虽然NXP进入高速转换器市场仅有10年之久，但是在率先推出了符合新标准的高速转换器之后，该公司对于其在这方面业务的未来雄心勃勃。“我们的目标是力争在未来4~5年内进入全球高速数据转换器三大供应商的行列。”杨杰锋表示。

由于中国通信行业正在高速发展，杨杰锋也对这个市场寄予了相当大的希望。他表示，医疗诊断设备、测试设备、高速仪器设备、视频制造设备以及通信基站是这类产品的主要用武之地，NXP希望其这次推出的这些产品能在上述领域全面开花。“特别是在通讯基站领域。”NXP符合JESD204A标准的ADC和DAC目前包括14位双通道ADC(125MSPS)和14位双通道DAC(650MSPS)。杨杰锋表示，接下来该公司还会陆续推出14位750MSPS以及16位125MSPS的DAC等其他产品。此外，今后还有可能将这种技术用MCM的工艺集成到该公司的其他产品中去。NXP的JESD204A产品目前已经能够与Lattice、Altera以及Xilinx的FPGA全面互通。