毕业论文Timer design VHDL FPGA
-
资料格式:
zip
-
资料大小:
0.46MB
-
授权方式:
5 积分
-
简介:
主要包括EDA技术的介绍、多功能计数器的总体构思、多功能计数器各模块的详细设计等内容,可供学习使用。
更多内容请访问 qiuhaotian
(http://home.gongkong.com/home/index?id=3231709)

提交