基于FPGA的数控测试系统设计

[摘 要]：基于超高速集成电路硬件描述语言（VHDL）的数控测试系统，含控制信号、接收数据、数据处理及发送数据模块。根据不同控制信号，数据处理模块得到分频数据、主轴编码器输出个数和主轴编码器线数。由数据SPDL_SD产生主轴脉冲分频脉冲，再由分频脉冲DIV控制产生SPDL_NUM／4个正交的A、B脉冲，同时根据数据SPDL_XS产生Z脉冲。通过外部的输出电路，把产生的主轴A、B、Z脉冲发送到被测的数控系统。 关键词：数控测试系统；超高速集成电路硬件描述语言；编码器 0 引言 为解决人工测试数控系统存在的问题，提高对数控系统测试的快速性和准确性，故以超高速集成电路硬件描述语言（FPGA）芯片为硬件核心，在计算机上安装自行设计的测试软件实现测试任务。并以西南自动化研究所圣维数控有限责任公司开发的“SKX4-F”数控系统为例，对系统逻辑的正确性、功能性、NC指令运行结果等测试进行硬件设计。 1 测试系统整体结构 系统主体结构框图如图1。上位机通过PC104总线与测试系统的硬件电路相连，向测试系统进行读写数据。硬件电路中的FPGA以Xilinx公司XC2S200-5PQ208作为控制核心，具体实现电路包括差分接收/发送电路、光耦TLP521-1、光耦6N137、高频脉冲信号发生器等。 2 FPGA内部功能及VHDL设计 系统中，FPGA实现读键盘和电机来的数据信号、控制输出脉冲的频率和个数、进行内外触发的选择、允许或禁止触发等。故将FPGA内部按4个主要的模块（见图2），每一模块对应相应的VHDL的设计文件，有利于各功能模块的编写和调试，提高了软件的可维护性及可读性。 模块的功能简介： （1）控制信号模块 本模块主要接收开关电源的状态信号（电源开／关、控制开／关、触发开／关）、地址选择信号、以及内部通讯信号（如内部信号读写允许、输出、触发允许、状态／故障选择等），同时输出控制信号。 （2）接收数据和发送数据模块 这2个模块都有2个输入端口：时钟CLK和复位RESET，分别通过外部总线与计算机相连，数据的传送格式为16位，同时与数据处理模块之间分别通过信号允许接收、接收结束、接收寄存器和允许发送、发送结束、发送寄存器联系。 （3）数据处理模块 该模块是系统的核心模块，主要承担处理数据的任务，与其它模块相互通讯。该模块按地址信号产生的选择控制信号来控制本模块处理接收到的数据，根据不同的选择控制信号，在内部产生被测数控系统所需的进给轴编码器反馈脉冲信号、主轴编码器反馈脉冲信号、面板和手操盒脉冲信号及报警或急停等信号。 3 模块设计实例 以FPGA数据处理模块实现主轴脉冲信号为例。根据不同的选择控制信号，在数据处理模块中得到分频数据（SPDL_SD）、主轴编码器输出个数（SPDL_NUM）和主轴编码器线数（SPKL_XS）。 由分频数据SPDL_SD按分频计算公式产生主轴脉冲的分频脉冲（DIV），再由DIV控制产生SPDL NUM／4个正交的A、B脉冲，在产生A、B脉冲时根据数据SPDL_XS产生Z脉冲。通过外部的输出电路，把产生的主轴A、B、Z脉冲发送到被测的数控系统。分频计算公式为： 分频脉冲频率=（FO（Hz）／（（写入的分频数据+1）×2）） 其中：FO为高频脉冲信号发生器输入到FPGA芯片的系统时钟频率，为8MHz。 主轴A、B、Z脉冲仿真结果如图3。 4 结语 利用FPGA芯片为硬件核心的数控测试系统，可根据写入的数据准确快速地在FPGA中实现信号的产生，并能及时实现被测试数控系统硬件逻辑正确性、功能、NC指令运行结果等测试。