基于DDS和PLL技术的微波捷变频频综模拟器

摘 要：现代雷达及跳频通信系统对微波捷变频频综提出了越来越高的要求，DDS和PLI。技术是当今主要的捷变频信号合成方法。本文提出了一种基于DDS和PLL。技术的微波捷变频频综模拟器，能够满足现代高精度信号源分析仪对捷变频信号捷变频时间的检测和演示，同时也是一种理想的微波捷变频频综实现方案。 0 引 言 频率综合器为雷达，跳频通信系统提供高稳定的发射激励信号和相参本振信号。为保证这些系统在复杂环境中具备良好的工作能力，频率综合器须有良好的抗干扰性能和捷变频功能，捷变频速率是决定整个捷变频系统性能的主要参数。因此，许多雷达、通信系统对频率综合器的捷变频输出提出了越来越高的要求，并需进行精确测试。 本文提出了一种基于直接数字频率合成（direct digital synthesizer，DDS）和锁相环(phase locked loop，PLL）技术的微波捷变频频综模拟器，满足现代高精度信号源分析仪对捷变频信号的检测和对自身性能的评估，同时也可作为一种微波捷变频频综的实现方案。该系统体积小、精度高、操作简便，已被罗德施瓦茨（成都）公司采用作为其信号源分析仪FSUP-26的演示评估单元。 1 DDS和PLL技术的主要原理 为了实现高速变频和对变频时间的灵活控制，该频综模拟器采用DDS技术进行频率综合，同时为了满足信号源分析仪对锁相时间的检测和演示，还加入了PLL频综输出。 DDS技术具有频率转换速度快、频率分辨率高、输出相位连续、相位噪声低等突出优点，但杂散指标较差。一个基本的DDS系统包括相位累加器、波形存储器、数模转换器、低通滤波器和参考时钟5部分。在参考时钟的控制下，相位累加器对频率控制字K进行线性叠加，得到的相位码φ（n）对波形存储器寻址，使之输出相应的幅度码，经过数模转换器得到相对应的阶梯波，最后经过低通滤波器得到连续变化的所需频率的波形。图1为DDS原理框图。 锁相环PLL是一个能够跟踪输入信号相位的闭环自动控制系统，图2为基本锁相环框图。它的功能就是使输出瞬时相位跟踪输入瞬时相位的变化。当环路进入锁定时，输出相位与输入相位保持一定的相位差，但这个相位差保持不变，即θ_e（t）=θ_i（t）-θ_i（t）=C（C是一常数）。又因为瞬时频率f（t)＝dθ（t）/dt，所以有瞬时频率差f_e（t）=d［θ_e（t）］/dt＝s0。这说明在PLL处于锁定状态时，输出瞬时频率f₀（t）等于输入瞬时频率f_i（t）。实际工程中使用的锁相环是各种各样的，但无论多么复杂的锁相环都包含鉴相器（PD）环路滤波器（LPF）以及压控振荡器（VCO）这3个部件。 2 主要器件及系统方案 本模拟器采用了具有FSK控制引脚的DDS芯片AD9852为核心进行频率综合，可方便单片机的快速控制。AD9852的DDS系统采用双48 b可编程频率寄存器，最高时钟频率为300 MHz，提供了48 b的频率分辨率，其相位量化到17位，保证了极好的无杂散动态范围（SFDR）。同时，可以对其输出进行调幅、调相、（非）线性调频等，产生多种复杂波形信号。尤其是它的外接FSK引脚，对跳频过程的控制极为方便、迅速，图3为AD9852的FSI{输出控制方式。本方案也充分利用了AD9852的这一功能。 在PLL输出部分，该模拟器采用了DDS激励PLL输出的方案，方便单片机对锁相输出的控制。鉴相器采用AD公司的ADF4106，其输出频率可高达6GHz，相噪基底低至-219 dBc@10 kHz，且串行控制方式与单片机连接方便。该芯片包含了1个鉴频鉴相器（PFD），1个14位的前置分频器（R计数器）和1个程序分频器（N计数器），其中N＝B×P+A，（P为预置值，分别取8/9、16/17、32/33、64/65），这里取P＝8。该芯片采用的△-∑技术，则要求B≥A，由于鉴相频率就为参考频率，所以取R＝1，N＝43，即可满足要求。 整个微波捷变频频综模拟器由内置100 MHz高性能恒温晶振作为频率基准。电源部分由外部通过两个BNC接头供给两组+12V的DC电源。控制输入部分包括一个模式切换开关（切换DDS捷变频或PLL输出）、一个3位拨码开关（不同的拨码值设置不同的DDS捷变频时间）、一个触发开关（每触发一次，产生一次捷变频输出）。输出部分包括100MHz晶振的功分输出f₀（满足信号源分析仪对低相噪测试能力的演示）；DDS经上变频、倍频后在L波段的捷变频输出f₁（1135～1145MHz，捷变频时间由3位拨码开关设置）；DDS激励PLL的锁相输出f₂（1204MHz，1209.375MHz）；以及触发开关产生的触发信号经过可调时延触发器后，产生的同步检测信号（供信号源分析仪检测使用）。整个微波频综模拟器系统在单片机的控制下稳定工作，图4为系统方案框图。 3 控制流程及工作过程 单片机是整个频综模拟器的控制核心，且外部控制开关较多，因此除了硬件电路的调试以外，单片机控制程序的开发也对整个系统的协调工作起重要作用。这里采用PIC16F877A单片机作控制核心，图5为单片机控制流程。 具体过程是：系统接通电源以后，单片机首先设置鉴相器ADF4106内的R分频器和N分频器的值并保持不变。接着判断输出模式切换开关的状态。若该开关设置为高电平，系统输出f₁（DDS捷变频输出）。先保持起始频率1135MHz输出，等待触发。触发开关启动一次，单片机判断3位拨码开关的状态，3位拨码开关的状态用以设置输出f₁的捷变频周期T（0.2～2μs）；单片机根据3位拨码开关设置的跳频周期自动设置DDS芯片AD9852的工作状态，输出跳频信号，跳频结束后保持在跳频终止频率1145MHz处。从触发启动后约3μs，f₁再从终止频率反向跳回起始频率，并保持起始频率输出，等待下次触发；再次启动触发开关，单片机重新检测3位拨码开关的状态，并根据这些开关的状态重复一次频率输出，启动触发开关的同时在输出BNC接口产生一个TTL同步触发信号输出，供外部检测使用。 若输出模式开关设置为低电子，系统输出f₂（PLL输出）。单片机控制DDS输出28MHz，同时驱动PLL输出1204MHz，并等待触发。触发开关启动一次，单片机控制DDS输出28.125MHz，由于PLL有一个锁相过渡时间，经过20μs的锁相时间后PLL输出频率从1204MHz过渡到1209.375MHz；1ms后，单片机控制PLL输出再自动复位到1204MHz，并等待下次触发；再次启动触发开关，系统重复一次上述过程；启动触发开关的同时在输出BNC接口产生一个TTL同步触发信号输出，供外部检测使用。 4 测试结果及分析 根据前面介绍的实现方案及单片机控制流程，最终实现了该微波捷变频频综模拟器。图6微波频综模拟器内部电路，图7为微波频综模拟器外观图。 使用罗德施瓦茨公司推出的信号源分析仪FSUP-26测试了DDS捷变频输出部分的捷变频时间以及PLL输出部分的锁相过渡时间，图8为DDS捷变频输出时间（3位拨码设置为1-0-0），图9为PLL。输出锁相时间。 同时为了测试模拟器输出频谱的质量，使用安捷伦公司的E4440A频谱仪分别测试了DDS捷变频部分和PLL部分的输出频谱，图10为DDS捷变频部分和PLL部分输出的典型点频谱。 测试结果表明，该频综模拟器的DDS捷变频输出部分，频率捷变速度快，变频周期完全满足外部控制开关的控制逻辑，且频谱质量优异，输出频谱的带内杂散抑制在—70dBc以下。PLL输出部分锁相时间在20μs以内，带内杂散抑制—80dBc以下，完全满足信号源分析仪对捷变频信号的捷变频时间及锁相时间的检测和演示。 5 结 论 本文提出的微波捷变频频综模拟器具有体积小、跳频精度高、操作简便等特点，完全满足信号源分析仪对捷变频时间及过程的检测和演示；同时，该系统也是一种优良的微波捷变频频综实现方案。